Instrukcja do cwiczenia 3, PK, technika cyfrowa
[ Pobierz całość w formacie PDF ]
ZS i SK
Instrukcja do wiczenia
Temat:
Niezautomatyzowana synteza układów logicznych
Cel wiczenia: Celem wiczenia jest poznanie syntezy układów logicznych bazujcej na
graficznej metodzie minimalizacji za pomoc tablic Karnaugh`a.
1. Przeprowadzi minimalizacj zadanej funkcji logicznej oraz zaproponowa
rozwizanie wymagajce zastosowania najmniejszej liczby bramek a take
rozwizanie wykorzystujce tylko dwuwejciowe bramki NAND. Zaimplementowa
zminimalizowany układ na stanowisku laboratoryjnym z dostpnych bramek,
sprawdzi jego działanie statycznie za pomoc tablicy prawdy.
2. Zminimalizowa zadan funkcj logiczn czterech zmiennych podobnie jak w punkcie
poprzednim. Dla chtnych (jako dodatkowe zadanie w domu) przeprowadzi
symulacj działania układu wykorzystujc do tego celu program do symulacji
ISE WebPACK (mona pobra ze strony Xilinx po zarejestrowaniu si) lub PSpice
Student (dostpny w sieci na Wydziale WI) lub inny program do symulacji układów
cyfrowych. Działanie układu sprawdzi na diagramach czasowych, które naley
dołczy do sprawozdania.
Wymagania:
1. Podstawowe funktory układów kombinacyjnych, róne sposoby opisu działania.
2. Etapy syntezy układów kombinacyjnych, podaj przykład.
3. Metody minimalizacji i ich właciwoci oraz zastosowania.
4. Zasady minimalizacji metod graficzn (tablic Karnaugh`a), poda kolejno działa i
zaprezentowa metod na konkretnym przykładzie.
5. Zminimalizowa i narysowa schemat zadanej funkcji logicznej wynikajcy
bezporednio z równa oraz z dwuwejciowych bramek NAND.
6. Wymie kryteria wyboru realizacji projektowanego układu.
Literatura:
1. Gajewski P.,Turczyski J.: Cyfrowe układy scalone CMOS, WKiŁ, W-wa 1998.
2. Głocki w.: Układy cyfrowe, WSZiP, W-wa 1996.
3. Kalisz J.: Podstawy elektroniki cyfrowej, WNT W-wa 1999.
4. Piekos J., Turczyski J.: Układy scalone TTL w systemach cyfrowych, WKiŁ, W-wa
1986.
5.
Wilkinson B.: Układy Cyfrowe, WKiŁ, W-wa 2000.
[ Pobierz całość w formacie PDF ]